Описание
Особенности
• Процессор CPU32+ (4,5 MIPS на 25 MHz)
– трицатидвухразрядная версия ядра CPU32 (полно – совместимый с CPU32)
– Предпосылка отлаживает режим
– Байт-разрегулированный адресовать
• До трицатидвухразрядная шина данных (динамическое определение размеров автобуса для 8 и 16 битов)
• До 32 линии адреса (по крайней мере 28 всегда доступное)
• Полный статический дизайн (деятельность 0 до 25 MHz)
• Невольничий режим для того чтобы вывести CPU32+ из строя (позволяет пользе с внешними процессорами)
– Множественное QUICCs может делить один автобус системы (один мастер)
– Режим товарища TS68040 позволяет QUICC быть обломоком товарища TS68040 и умными периферийными
(22 MIPS на 25 MHz)
– Периферийный прибор TSPC603e (см. примечание DC415/D)
• 4 общецелевых таймера
– Надмножество таймеров MC68302
– 4 шестнадцатиразрядных таймера или 2 трицатидвухразрядных таймера
– Режим ворот может позволить/вывести считать из строя
• 2 независимое DMAs (IDMAs)
• Модуль системной интеграции (SIM60)
• Модуль процессора связей (CPM)
• 4 генератора скорости передачи информации в бодах
• 4 SCCs (Ethernet/IEEE 802,3 опционное на поддержке SCC1-Full 10 Mbps)
• 2 SMC
• VCC = ± 5% +5V
• fmax = 25 MHz и 33 MHz
• Военный диапазон температур: -55°C < TC < +125°C
• PD = 1.4W на 25 MHz; 5.25V
2W на 33 MHz; 5.25V
Описание
Регулятор связи квадрацикла TS68EN360 интегрированный (QUICC™) микропроцессор разностороннего одн-обломока интегрированный
и периферийная комбинация которую можно использовать в разнообразие применениях регулятора. Она особенно первенствует в сообщениях
деятельность. Произнесенное QUICC («быстрым ") можно описать как следующее поколени TS68302 с высоким классом исполнения во всех
зоны деятельности прибора, увеличенной гибкости, главных расширений в возможность, и более высокой интеграции.
